一、MOS管驅動電路綜述
在使用MOS管設計開(kai)關電(dian)(dian)源或者馬達驅(qu)動電(dian)(dian)路的(de)(de)(de)時候(hou)，大(da)部分(fen)人(ren)都會(hui)考慮MOS的(de)(de)(de)導通電(dian)(dian)阻，最大(da)電(dian)(dian)壓等(deng)，最大(da)電(dian)(dian)流等(deng)，也有很多人(ren)僅僅考慮這些因素。這樣的(de)(de)(de)電(dian)(dian)路也許(xu)是可(ke)以工作的(de)(de)(de)，但并不是優秀的(de)(de)(de)，作為正式的(de)(de)(de)產品設計也是不允許(xu)的(de)(de)(de)。
1、MOS管種類和結(jie)構(gou)
MOSFET管(guan)是(shi)(shi)FET的一(yi)種(zhong)（另一(yi)種(zhong)是(shi)(shi)JFET），可以被制造成(cheng)增強(qiang)型或耗盡(jin)型，P溝(gou)道(dao)(dao)(dao)或N溝(gou)道(dao)(dao)(dao)共4種(zhong)類(lei)型，但實(shi)際應用的只有增強(qiang)型的N溝(gou)道(dao)(dao)(dao)MOS管(guan)和(he)增強(qiang)型的P溝(gou)道(dao)(dao)(dao)MOS管(guan)，所以通常提到(dao)NMOS，或者PMOS指的就是(shi)(shi)這兩種(zhong)。
至于為什(shen)么不使用(yong)耗盡型的MOS管，不建(jian)議刨(bao)根問(wen)底(di)。
對(dui)于(yu)這兩(liang)種增強型(xing)MOS管，比(bi)較常用(yong)的(de)是NMOS。原因是導通電阻小(xiao)，且(qie)容易制造。所以開(kai)關(guan)電源和馬達驅動(dong)的(de)應用(yong)中(zhong)，一(yi)般都用(yong)NMOS。下面(mian)的(de)介紹中(zhong)，也(ye)多(duo)以NMOS為主。
MOS管(guan)的(de)(de)三個管(guan)腳之間有(you)寄生電(dian)容(rong)存在，這不是我們(men)需要(yao)的(de)(de)，而是由于制造工藝限制產(chan)生的(de)(de)。寄生電(dian)容(rong)的(de)(de)存在使得在設計或選(xuan)擇驅動電(dian)路的(de)(de)時(shi)候要(yao)麻(ma)煩一些，但沒有(you)辦法(fa)避免，后邊(bian)再詳細介紹。
在MOS管(guan)(guan)(guan)原(yuan)理圖(tu)上可以看到，漏極(ji)(ji)(ji)(ji)和源(yuan)極(ji)(ji)(ji)(ji)之(zhi)間有(you)一個(ge)寄生二極(ji)(ji)(ji)(ji)管(guan)(guan)(guan)。這個(ge)叫體二極(ji)(ji)(ji)(ji)管(guan)(guan)(guan)，在驅動感性負載（如馬達），這個(ge)二極(ji)(ji)(ji)(ji)管(guan)(guan)(guan)很重要。順便(bian)說一句，體二極(ji)(ji)(ji)(ji)管(guan)(guan)(guan)只在單(dan)個(ge)的(de)MOS管(guan)(guan)(guan)中(zhong)存在，在集成電路(lu)芯片內部通常是沒(mei)有(you)的(de)。
2、MOS管(guan)導通特性
導通(tong)的意思是作(zuo)為開關(guan)，相(xiang)當于開關(guan)閉合。
NMOS的特性，Vgs大于一定的值就(jiu)會導通(tong)，適合用(yong)于源極(ji)接(jie)地(di)時的情況（低端驅動），只要柵極(ji)電壓(ya)達到4V或10V就(jiu)可以了。
PMOS的特性，Vgs小于一定的值就會導通(tong)，適合用(yong)于源(yuan)極接VCC時的情況（高端(duan)(duan)驅動(dong)）。但(dan)是，雖然PMOS可以(yi)很方便地用(yong)作高端(duan)(duan)驅動(dong)，但(dan)由于導通(tong)電阻大，價格貴，替換種類少等原因，在高端(duan)(duan)驅動(dong)中，通(tong)常還是使(shi)用(yong)NMOS。
3、MOS開關管(guan)損失
不管(guan)(guan)是NMOS還是PMOS，導(dao)(dao)通后(hou)都有導(dao)(dao)通電(dian)阻存在，這樣電(dian)流就(jiu)會(hui)在這個電(dian)阻上消耗能(neng)量，這部分消耗的(de)能(neng)量叫(jiao)做導(dao)(dao)通損耗。選擇導(dao)(dao)通電(dian)阻小的(de)MOS管(guan)(guan)會(hui)減小導(dao)(dao)通損耗。現在的(de)小功(gong)率MOS管(guan)(guan)導(dao)(dao)通電(dian)阻一般在幾十毫歐左(zuo)右，幾毫歐的(de)也有。
MOS在導通(tong)和截止的(de)時候，一(yi)定不是(shi)在瞬間完成(cheng)的(de)。MOS兩(liang)端的(de)電(dian)(dian)壓有(you)一(yi)個下降的(de)過程(cheng)，流(liu)過的(de)電(dian)(dian)流(liu)有(you)一(yi)個上升的(de)過程(cheng)，在這段時間內，MOS管的(de)損(sun)失是(shi)電(dian)(dian)壓和電(dian)(dian)流(liu)的(de)乘積，叫做(zuo)開關損(sun)失。通(tong)常開關損(sun)失比導通(tong)損(sun)失大得多(duo)，而且(qie)開關頻率越(yue)快，損(sun)失也越(yue)大。
導通(tong)瞬(shun)間電壓(ya)和電流的(de)乘積很(hen)大(da)，造成(cheng)的(de)損(sun)失(shi)也就很(hen)大(da)。縮(suo)短開(kai)關時間，可(ke)以(yi)減(jian)小(xiao)每次導通(tong)時的(de)損(sun)失(shi)；降低開(kai)關頻率，可(ke)以(yi)減(jian)小(xiao)單位時間內的(de)開(kai)關次數。這兩(liang)種辦法都可(ke)以(yi)減(jian)小(xiao)開(kai)關損(sun)失(shi)。
4、MOS管驅動(dong)
跟雙極(ji)性晶體(ti)管相(xiang)比，一(yi)般認(ren)為使MOS管導(dao)通(tong)不(bu)需要(yao)電(dian)流(liu)，只(zhi)要(yao)GS電(dian)壓高于一(yi)定(ding)的值(zhi)，就可以了(le)。這個很(hen)容易做(zuo)到，但是，我們還需要(yao)速度。
在MOS管的(de)結構中可以看(kan)到，在GS，GD之間存(cun)在寄生電(dian)(dian)(dian)容，而MOS管的(de)驅動，實(shi)際上就是對(dui)電(dian)(dian)(dian)容的(de)充放電(dian)(dian)(dian)。對(dui)電(dian)(dian)(dian)容的(de)充電(dian)(dian)(dian)需要(yao)一個電(dian)(dian)(dian)流，因為對(dui)電(dian)(dian)(dian)容充電(dian)(dian)(dian)瞬(shun)間可以把電(dian)(dian)(dian)容看(kan)成短路，所以瞬(shun)間電(dian)(dian)(dian)流會(hui)比(bi)較大。選(xuan)擇/設計MOS管驅動時第(di)一要(yao)注意的(de)是可提供(gong)瞬(shun)間短路電(dian)(dian)(dian)流的(de)大小。
第二注意(yi)的(de)(de)是，普遍(bian)用于高端驅動(dong)(dong)的(de)(de)NMOS，導(dao)通時(shi)需要(yao)是柵(zha)極電(dian)(dian)壓(ya)大于源極電(dian)(dian)壓(ya)。而高端驅動(dong)(dong)的(de)(de)MOS管導(dao)通時(shi)源極電(dian)(dian)壓(ya)與漏極電(dian)(dian)壓(ya)（VCC）相同(tong)，所以這時(shi)柵(zha)極電(dian)(dian)壓(ya)要(yao)比VCC大4V或(huo)10V。如果在同(tong)一個(ge)系統里，要(yao)得到比VCC大的(de)(de)電(dian)(dian)壓(ya)，就(jiu)要(yao)專門的(de)(de)升壓(ya)電(dian)(dian)路(lu)了。很多馬達驅動(dong)(dong)器都集成(cheng)了電(dian)(dian)荷泵，要(yao)注意(yi)的(de)(de)是應該選(xuan)擇合(he)適的(de)(de)外接電(dian)(dian)容(rong)，以得到足(zu)夠的(de)(de)短(duan)路(lu)電(dian)(dian)流去驅動(dong)(dong)MOS管。
上邊(bian)說(shuo)的4V或(huo)10V是常用的MOS管的導通(tong)電(dian)壓，設計時(shi)當然需要有(you)一(yi)定的余量(liang)。而且電(dian)壓越高，導通(tong)速度越快，導通(tong)電(dian)阻(zu)也越小。現在(zai)(zai)也有(you)導通(tong)電(dian)壓更小的MOS管用在(zai)(zai)不同的領域里，但在(zai)(zai)12V汽(qi)車電(dian)子系統里，一(yi)般4V導通(tong)就夠(gou)用了。
MOS管的(de)驅動電路及其損失，可(ke)以(yi)參考Microchip公(gong)司的(de)AN799 Matching MOSFET Drivers to MOSFETs。講述得很詳細，所以(yi)不打算多(duo)寫了。
5、MOS管(guan)應用電路
MOS管(guan)最顯著的(de)特性(xing)是開(kai)(kai)關特性(xing)好，所以被廣泛應用在(zai)需要電(dian)(dian)子開(kai)(kai)關的(de)電(dian)(dian)路中，常(chang)見的(de)如(ru)開(kai)(kai)關電(dian)(dian)源和(he)馬達驅(qu)動，也有照明調光。
二、現在的MOS驅動，有幾個特別的應用
1、低壓應用(yong)
當使用5V電(dian)(dian)源，這(zhe)時(shi)候如果(guo)使用傳統的(de)(de)圖騰柱(zhu)結構，由于三極管的(de)(de)be有0.7V左(zuo)右的(de)(de)壓降，導致實際最(zui)終加在gate上(shang)的(de)(de)電(dian)(dian)壓只有4.3V。這(zhe)時(shi)候，我們選用標稱gate電(dian)(dian)壓4.5V的(de)(de)MOS管就存在一定的(de)(de)風險(xian)。
同樣的問(wen)題也發生在使用3V或者其他低壓電源(yuan)的場合。
2、寬電壓應用(yong)
輸(shu)入電壓并不(bu)是一個(ge)固定(ding)值，它會隨(sui)著(zhu)時間或者其他(ta)因素而變動(dong)。這個(ge)變動(dong)導致PWM電路提供給MOS管(guan)的(de)驅(qu)動(dong)電壓是不(bu)穩定(ding)的(de)。
為了讓(rang)MOS管(guan)在高(gao)gate電(dian)壓(ya)下(xia)安全，很多MOS管(guan)內置了穩壓(ya)管(guan)強行限(xian)制(zhi)gate電(dian)壓(ya)的幅值。在這種情況下(xia)，當提供的驅動電(dian)壓(ya)超過穩壓(ya)管(guan)的電(dian)壓(ya)，就會引起較大(da)的靜(jing)態功耗。
同(tong)時，如果簡(jian)單(dan)的用電阻分壓(ya)的原理降低gate電壓(ya)，就會出現(xian)輸入(ru)電壓(ya)比較高的時候，MOS管工(gong)作良好，而輸入(ru)電壓(ya)降低的時候gate電壓(ya)不足，引起導通(tong)不夠徹底，從而增加功耗。
3、雙電壓(ya)應用
在(zai)一些(xie)控制電(dian)(dian)路中，邏輯部分使(shi)用(yong)典(dian)型的5V或(huo)者3.3V數字電(dian)(dian)壓(ya)，而(er)功率部分使(shi)用(yong)12V甚至更高的電(dian)(dian)壓(ya)。兩個電(dian)(dian)壓(ya)采用(yong)共地方式(shi)連接。
這就提(ti)(ti)出(chu)一個(ge)要(yao)求，需要(yao)使(shi)用一個(ge)電(dian)路，讓低壓(ya)(ya)側能夠有效的(de)(de)控制高壓(ya)(ya)側的(de)(de)MOS管(guan)，同時高壓(ya)(ya)側的(de)(de)MOS管(guan)也同樣會(hui)面對1和(he)2中提(ti)(ti)到(dao)的(de)(de)問(wen)題(ti)。
在這三種(zhong)情況下，圖騰柱結構(gou)無法滿足輸(shu)出要求，而很多現成的MOS驅動IC，似(si)乎(hu)也沒有(you)包含(han)gate電壓限制(zhi)的結構(gou)。
三、相對通用的電路
電路圖如下：
圖1 用于(yu)NMOS的驅(qu)動電路
圖(tu)2 用于PMOS的驅動(dong)電路
這里只針對NMOS驅動電路做一個簡單(dan)分析：
Vl和(he)Vh分別是(shi)低端(duan)和(he)高端(duan)的電源，兩個電壓可以是(shi)相同的，但是(shi)Vl不應該超過Vh。
Q1和Q2組成了一個反(fan)置(zhi)的(de)圖騰柱，用來(lai)實現隔(ge)離，同(tong)時確(que)保兩只驅(qu)動(dong)管Q3和Q4不(bu)會同(tong)時導通。
R2和R3提供了PWM電壓基準(zhun)，通過改變這個基準(zhun)，可以讓電路工作在PWM信號波形比較(jiao)陡(dou)直的位置(zhi)。
Q3和(he)Q4用(yong)來提供驅動(dong)電流(liu)，由于導通的時候(hou)，Q3和(he)Q4相對Vh和(he)GND最低都只有(you)(you)一(yi)個Vce的壓降，這個壓降通常只有(you)(you)0.3V左右，大大低于0.7V的Vce。
R5和(he)R6是反饋電(dian)阻(zu)，用于對gate電(dian)壓(ya)進行采(cai)樣，采(cai)樣后的(de)電(dian)壓(ya)通過Q5對Q1和(he)Q2的(de)基極產生一(yi)(yi)個強烈(lie)的(de)負反饋，從(cong)而把gate電(dian)壓(ya)限制在一(yi)(yi)個有限的(de)數值(zhi)。這(zhe)個數值(zhi)可以通過R5和(he)R6來調節。
最后，R1提供(gong)(gong)了(le)(le)對Q3和Q4的基極電流限(xian)制，R4提供(gong)(gong)了(le)(le)對MOS管的gate電流限(xian)制，也就是Q3和Q4的Ice的限(xian)制。必要的時(shi)候(hou)可(ke)以在R4上面并聯加速電容(rong)。
這個電(dian)路提供了如下(xia)的(de)特(te)性：
1，用低端(duan)電壓(ya)和PWM驅動高(gao)端(duan)MOS管(guan)。
2，用(yong)小幅度的(de)(de)PWM信號驅動高gate電壓需(xu)求的(de)(de)MOS管。
3，gate電(dian)壓的峰值限(xian)制
4，輸(shu)入和輸(shu)出的電流限制
5，通過使用合適(shi)的電阻，可以達到(dao)很低的功耗(hao)。
6，PWM信號反(fan)(fan)相。NMOS并(bing)不需要(yao)這個特(te)性，可以(yi)通過前置一(yi)個反(fan)(fan)相器來解(jie)決。
在設計(ji)便攜(xie)式設備和無線產品(pin)時，提高產品(pin)性能、延長電(dian)(dian)池(chi)工作(zuo)時間是設計(ji)人(ren)員需要面對的兩個問題。DC-DC轉(zhuan)換(huan)器具(ju)有效(xiao)率(lv)高、輸(shu)出電(dian)(dian)流大、靜(jing)態(tai)電(dian)(dian)流小等優(you)點，非常適用于為便攜(xie)式設備供(gong)電(dian)(dian)。目前DC-DC轉(zhuan)換(huan)器設計(ji)技術發(fa)展主要趨勢(shi)有：
（1）高(gao)頻(pin)(pin)化技(ji)術(shu)：隨著開關頻(pin)(pin)率(lv)的(de)(de)提(ti)高(gao)，開關變換(huan)器的(de)(de)體積也隨之減小(xiao)(xiao)，功(gong)率(lv)密(mi)度也得(de)到(dao)大幅提(ti)升(sheng)，動態(tai)響應得(de)到(dao)改善(shan)。小(xiao)(xiao)功(gong)率(lv)DC-DC轉換(huan)器的(de)(de)開關頻(pin)(pin)率(lv)將上(shang)升(sheng)到(dao)兆赫級。
（2）低(di)輸(shu)出(chu)電(dian)壓技術：隨(sui)著半導體制(zhi)造技術的(de)不(bu)斷(duan)發(fa)展，微(wei)處理器(qi)(qi)和(he)便攜式電(dian)子(zi)設備(bei)的(de)工作(zuo)電(dian)壓越(yue)來越(yue)低(di)，這就要(yao)求(qiu)未來的(de)DC-DC變(bian)換器(qi)(qi)能夠提供低(di)輸(shu)出(chu)電(dian)壓以適應微(wei)處理器(qi)(qi)和(he)便攜式電(dian)子(zi)設備(bei)的(de)要(yao)求(qiu)。
這些技術的(de)(de)發展對電(dian)(dian)(dian)(dian)(dian)源(yuan)芯片電(dian)(dian)(dian)(dian)(dian)路的(de)(de)設計提(ti)(ti)出了(le)更(geng)高(gao)的(de)(de)要求。首先，隨著開(kai)關頻率的(de)(de)不(bu)斷提(ti)(ti)高(gao)，對于(yu)開(kai)關元(yuan)(yuan)件(jian)的(de)(de)性(xing)能提(ti)(ti)出了(le)很高(gao)的(de)(de)要求，同時必須具有相(xiang)應的(de)(de)開(kai)關元(yuan)(yuan)件(jian)驅動電(dian)(dian)(dian)(dian)(dian)路以保證開(kai)關元(yuan)(yuan)件(jian)在(zai)高(gao)達兆(zhao)赫級的(de)(de)開(kai)關頻率下正常工(gong)(gong)作(zuo)。其次，對于(yu)電(dian)(dian)(dian)(dian)(dian)池供電(dian)(dian)(dian)(dian)(dian)的(de)(de)便(bian)攜式電(dian)(dian)(dian)(dian)(dian)子設備來(lai)說(shuo)，電(dian)(dian)(dian)(dian)(dian)路的(de)(de)工(gong)(gong)作(zuo)電(dian)(dian)(dian)(dian)(dian)壓低(di)（以鋰電(dian)(dian)(dian)(dian)(dian)池為例，工(gong)(gong)作(zuo)電(dian)(dian)(dian)(dian)(dian)壓2.5～3.6V），因此，電(dian)(dian)(dian)(dian)(dian)源(yuan)芯片的(de)(de)工(gong)(gong)作(zuo)電(dian)(dian)(dian)(dian)(dian)壓較低(di)。
MOS管(guan)(guan)(guan)具有很低的(de)導通電(dian)阻，消耗能量較低，在目前(qian)流行的(de)高效DC－DC芯(xin)片中多采(cai)用MOS管(guan)(guan)(guan)作為功率開關。但(dan)是由于(yu)MOS管(guan)(guan)(guan)的(de)寄生電(dian)容(rong)大，一般(ban)情況下NMOS開關管(guan)(guan)(guan)的(de)柵極(ji)電(dian)容(rong)高達(da)幾(ji)十皮法(fa)。這對(dui)于(yu)設(she)計高工作頻(pin)率DC－DC轉換器開關管(guan)(guan)(guan)驅動電(dian)路的(de)設(she)計提出了更高的(de)要(yao)求。
在低(di)電壓ULSI設計中有多種CMOS、BiCMOS采(cai)(cai)用(yong)自(zi)舉升(sheng)壓結構的(de)(de)(de)邏(luo)輯電路(lu)和作(zuo)為大(da)容性負載(zai)(zai)的(de)(de)(de)驅(qu)動(dong)電路(lu)。這些電路(lu)能(neng)(neng)夠(gou)在低(di)于1V電壓供電條(tiao)件(jian)下正(zheng)常工作(zuo)，并且能(neng)(neng)夠(gou)在負載(zai)(zai)電容1～2pF的(de)(de)(de)條(tiao)件(jian)下工作(zuo)頻(pin)率能(neng)(neng)夠(gou)達(da)到(dao)幾十(shi)兆甚至(zhi)上百兆赫茲。本文(wen)正(zheng)是采(cai)(cai)用(yong)了自(zi)舉升(sheng)壓電路(lu)，設計了一種具有大(da)負載(zai)(zai)電容驅(qu)動(dong)能(neng)(neng)力的(de)(de)(de)，適(shi)合于低(di)電壓、高(gao)開關頻(pin)率升(sheng)壓型DC－DC轉換器(qi)的(de)(de)(de)驅(qu)動(dong)電路(lu)。電路(lu)基于Samsung AHP615 BiCMOS工藝設計并經過Hspice仿真驗證(zheng)，在供電電壓1.5V ，負載(zai)(zai)電容為60pF時，工作(zuo)頻(pin)率能(neng)(neng)夠(gou)達(da)到(dao)5MHz以上。
自舉升壓電路
自舉升壓電(dian)路的原(yuan)(yuan)理(li)(li)圖如圖1所示(shi)。所謂(wei)的自舉升壓原(yuan)(yuan)理(li)(li)就(jiu)是，在(zai)輸(shu)入(ru)端(duan)IN輸(shu)入(ru)一個(ge)方波信(xin)號(hao)，利用電(dian)容Cboot將A點(dian)電(dian)壓抬升至(zhi)高(gao)(gao)于VDD的電(dian)平，這樣就(jiu)可以在(zai)B端(duan)輸(shu)出一個(ge)與輸(shu)入(ru)信(xin)號(hao)反(fan)相，且高(gao)(gao)電(dian)平高(gao)(gao)于VDD的方波信(xin)號(hao)。具體(ti)工作(zuo)原(yuan)(yuan)理(li)(li)如下。
當VIN為高電(dian)(dian)(dian)(dian)(dian)平(ping)時(shi)，NMOS管N1導(dao)通(tong)，PMOS管P1截止(zhi)(zhi)，C點電(dian)(dian)(dian)(dian)(dian)位為低電(dian)(dian)(dian)(dian)(dian)平(ping)。同時(shi)N2導(dao)通(tong)，P2的(de)柵(zha)極電(dian)(dian)(dian)(dian)(dian)位為低電(dian)(dian)(dian)(dian)(dian)平(ping)，則(ze)P2導(dao)通(tong)。這(zhe)就使得此時(shi)A點電(dian)(dian)(dian)(dian)(dian)位約為VDD，電(dian)(dian)(dian)(dian)(dian)容Cboot兩(liang)端(duan)電(dian)(dian)(dian)(dian)(dian)壓(ya)UC≈VDD。由于N3導(dao)通(tong)，P4截止(zhi)(zhi)，所以B點的(de)電(dian)(dian)(dian)(dian)(dian)位為低電(dian)(dian)(dian)(dian)(dian)平(ping)。這(zhe)段時(shi)間(jian)稱為預充(chong)電(dian)(dian)(dian)(dian)(dian)周期。
當VIN變為(wei)(wei)低電(dian)(dian)平時(shi)，NMOS管N1截(jie)(jie)止，PMOS管P1導通(tong)，C點(dian)電(dian)(dian)位(wei)為(wei)(wei)高(gao)電(dian)(dian)平，約為(wei)(wei)VDD。同時(shi)N2、N3截(jie)(jie)止，P3導通(tong)。這(zhe)(zhe)使得P2的柵極電(dian)(dian)位(wei)升高(gao)，P2截(jie)(jie)止。此時(shi)A點(dian)電(dian)(dian)位(wei)等于C點(dian)電(dian)(dian)位(wei)加上電(dian)(dian)容(rong)Cboot兩端電(dian)(dian)壓(ya)，約為(wei)(wei)2VDD。而(er)且P4導通(tong)，因此B點(dian)輸出高(gao)電(dian)(dian)平，且高(gao)于VDD。這(zhe)(zhe)段時(shi)間(jian)稱為(wei)(wei)自舉升壓(ya)周期(qi)。
實際上，B點電(dian)位與負載電(dian)容和電(dian)容Cboot的大小(xiao)有關(guan)，可(ke)以根據(ju)設計(ji)需要調整。具體關(guan)系將在介紹電(dian)路具體設計(ji)時詳細討(tao)論。在圖2中給出了輸入端IN電(dian)位與A、B兩點電(dian)位關(guan)系的示意圖。
圖(tu)3中給出了驅(qu)動電路(lu)的(de)電路(lu)圖(tu)。驅(qu)動電路(lu)采用(yong)Totem輸出結構設計(ji)，上拉驅(qu)動管(guan)(guan)(guan)(guan)為(wei)(wei)(wei)NMOS管(guan)(guan)(guan)(guan)N4、晶體管(guan)(guan)(guan)(guan)Q1和PMOS管(guan)(guan)(guan)(guan)P5。下拉驅(qu)動管(guan)(guan)(guan)(guan)為(wei)(wei)(wei)NMOS管(guan)(guan)(guan)(guan)N5。圖(tu)中CL為(wei)(wei)(wei)負(fu)載電容，Cpar為(wei)(wei)(wei)B點的(de)寄生電容。虛線(xian)框內的(de)電路(lu)為(wei)(wei)(wei)自舉升壓(ya)電路(lu)。
本驅動電(dian)(dian)路(lu)的(de)設計思想(xiang)是(shi)，利用自舉(ju)(ju)升壓結(jie)構將(jiang)上拉(la)驅動管(guan)N4的(de)柵極（B點(dian)）電(dian)(dian)位抬升，使(shi)得UB>VDD+VTH ，則NMOS管(guan)N4工(gong)作在(zai)(zai)線(xian)性區，使(shi)得VDSN4 大(da)大(da)減(jian)小，最終可(ke)以(yi)實現(xian)驅動輸出高電(dian)(dian)平達(da)到VDD。而在(zai)(zai)輸出低電(dian)(dian)平時(shi)，下拉(la)驅動管(guan)本身就工(gong)作在(zai)(zai)線(xian)性區，可(ke)以(yi)保證輸出低電(dian)(dian)平位GND。因此無需增加自舉(ju)(ju)電(dian)(dian)路(lu)也能達(da)到設計要求(qiu)。
考慮到(dao)此(ci)驅動電(dian)(dian)(dian)(dian)路應用于升(sheng)壓(ya)型DC－DC轉換器(qi)的開關(guan)管(guan)驅動，負(fu)載(zai)電(dian)(dian)(dian)(dian)容CL很大，一(yi)(yi)般能達(da)到(dao)幾十皮法，還需(xu)要進一(yi)(yi)步增加輸出電(dian)(dian)(dian)(dian)流(liu)能力，因此(ci)增加了晶體管(guan)Q1作為(wei)上拉驅動管(guan)。這(zhe)樣在輸入端(duan)(duan)由高(gao)電(dian)(dian)(dian)(dian)平變為(wei)低電(dian)(dian)(dian)(dian)平時，Q1導通，由N4、Q1同時提供電(dian)(dian)(dian)(dian)流(liu)，OUT端(duan)(duan)電(dian)(dian)(dian)(dian)位迅速上升(sheng)，當OUT端(duan)(duan)電(dian)(dian)(dian)(dian)位上升(sheng)到(dao)VDD－VBE時，Q1截止(zhi)，N4繼續提供電(dian)(dian)(dian)(dian)流(liu)對負(fu)載(zai)電(dian)(dian)(dian)(dian)容充電(dian)(dian)(dian)(dian)，直到(dao)OUT端(duan)(duan)電(dian)(dian)(dian)(dian)壓(ya)達(da)到(dao)VDD。
在(zai)(zai)OUT端(duan)(duan)為高(gao)電(dian)(dian)平期(qi)間，A點電(dian)(dian)位(wei)會(hui)由于(yu)電(dian)(dian)容(rong)Cboot 上的(de)電(dian)(dian)荷(he)泄(xie)漏等原因而下(xia)(xia)(xia)降。這(zhe)會(hui)使得B點電(dian)(dian)位(wei)下(xia)(xia)(xia)降，N4的(de)導通性下(xia)(xia)(xia)降。同(tong)時由于(yu)同(tong)樣的(de)原因，OUT端(duan)(duan)電(dian)(dian)位(wei)也會(hui)有所下(xia)(xia)(xia)降，使輸出(chu)高(gao)電(dian)(dian)平不能保持在(zai)(zai)VDD。為了防止這(zhe)種(zhong)現(xian)象的(de)出(chu)現(xian)，又增加了PMOS管P5作為上拉驅動管，用來補充OUT端(duan)(duan)CL的(de)泄(xie)漏電(dian)(dian)荷(he)，維持OUT端(duan)(duan)在(zai)(zai)整個導通周期(qi)內為高(gao)電(dian)(dian)平。
驅動電路的傳輸特性瞬態響應在圖4中給出。其中（a）為上升沿瞬態響應，（b）為下降沿瞬態響應。從圖4中可以看出，驅動電路上升沿明顯分為了三個部分，分別對應三個上拉驅動管起主導作用的時期。1階段為Q1、N4共同作用，輸出電壓迅速抬升，2階段為N4起主導作，使輸出電平達到VDD，3階段為P5起主導作用，維持輸出高電平為VDD。而且還可以縮短上升時間，下降時間滿足工作頻率在兆赫茲級以上的要求。
需要注意的問題及仿真結果
電容Cboot的大小的確定
Cboot的最小值可以按照以下方法確定。在預充電周期內，電容Cboot 上的電荷為VDDCboot 。在A點的寄生電容（計為CA）上的電荷為VDDCA。因此在預充電周期內，A點的總電荷為
Q_{A1}=V_{DD}C_{boot}+V_{DD}C_{A} （1）
B點電位為GND，因此在B點的寄生電容Cpar上的電荷為0。
在自舉升壓周期，為了使OUT端電壓達到VDD，B點電位最低為VB＝VDD+Vthn。因此在B點的寄生電容Cpar上的電荷為
Q_{B}=(V_{DD}+V_{thn})Cpar （2）
忽略MOS管P4源漏兩端壓降，此時Cboot上的電荷為VthnCboot ，A點寄生電容CA的電荷為（VDD+Vthn）CA。A點的總電荷為
QA2=V_{thn}C_{BOOT}+(V_{DD}+V_{thn})C_{A} （3）
同時根據電荷守恒又有
Q_{B}=Q_{A}-Q_{A2} （4）
綜合式（1）～（4）可得
C_{boot}=frac{V_{DD}+V_{thn}}{v_{DD}-v_{thn}}Cpar+frac{v_{thn}}{v_{DD}-v_{thn}}C_{A}=frac{V_{B}}{v_{DD}-v_{thn}}Cpar+frac{V_{thn}}{v_{DD}-v_{thn}}C_{A} （5）
從式（5）中可以看出，Cboot隨輸入電壓變小而變大，并且隨B點電壓VB變大而變大。而B點電壓直接影響N4的導通電阻，也就影響驅動電路的上升時間。因此在實際設計時，Cboot的取值要大于式（5）的計算結果，這樣可以提高B點電壓，降低N4導通電阻，減小驅動電路的上升時間。
P2、P4的尺寸問題
將公式（5）重新整理后得：
V_{B}=({V_{DD}-V_{thn})frac{C_{boot}}{Cpar}-V_{thn}frac{C_{A}}{Cpar} （6）
從式（6）中可以看出在自舉升壓周期內， A、B兩點的寄生電容使得B點電位降低。在實際設計時為了得到合適的B點電位，除了增加Cboot大小外，要盡量減小A、B兩點的寄生電容。 在設計時，預充電PMOS管P2的尺寸盡可能的取小，以減小寄生電容CA。而對于B點的寄生電容Cpar來說，主要是上拉驅動管N4的柵極寄生電容，MOS管P4、N3的源漏極寄生電容只占一小部分。我們在前面的分析中忽略了P4的源漏電壓，因此設計時就要盡量的加大P4的寬長比，使其在自舉升壓周期內的源漏電壓很小可以忽略。但是P4的尺寸以不能太大，要保證P4的源極寄生電容遠遠小于上拉驅動管N4的柵極寄生電容。
阱電位問題
如圖3所示，PMOS器件P2、P3、P4的N-well連接到了自舉升壓節點A上。這樣做的目的是，在自舉升壓周期內，防止他們的源/漏--阱結導通。而且這還可以防止在源/漏--阱正偏時產生由寄生SRC引起的閂鎖現象。
上拉驅動管N4的阱偏置電位要接到它的源極，最好不要直接接地。這樣做的目的是消除襯底偏置效應對N4的影響。
Hspice仿真驗證結果
驅動電路基于Samsung AHP615 BiCMOS工藝設計并經過Hspice仿真驗證。在表1中給出了電路在不同工作電壓、不同負載條件下的上升時間tr和下降時間tf 的仿真結果。在圖5中給了電路工作在輸入電壓1.5V、工作頻率為5MHz、負載電容60pF條件下的輸出波形。
結合表(biao)1和圖5可以(yi)看出，此驅動(dong)電(dian)路能夠在工(gong)作(zuo)(zuo)電(dian)壓(ya)為(wei)(wei)1.5V，工(gong)作(zuo)(zuo)頻率為(wei)(wei)5MHz，并且負載電(dian)容高(gao)達(da)60pF的(de)(de)條件(jian)下正常工(gong)作(zuo)(zuo)。它(ta)可以(yi)應用于低電(dian)壓(ya)、高(gao)工(gong)作(zuo)(zuo)頻率的(de)(de)DC－DC轉(zhuan)換器中作(zuo)(zuo)為(wei)(wei)開關管的(de)(de)驅動(dong)電(dian)路。
結論
本(ben)文采(cai)用自(zi)舉升壓(ya)電(dian)路(lu)，設計了一種(zhong)BiCMOS Totem結構的(de)驅動電(dian)路(lu)。該電(dian)路(lu)基于Samsung AHP615 BiCMOS工(gong)藝設計，可(ke)在1.5V電(dian)壓(ya)供電(dian)條件(jian)下正常工(gong)作，而(er)且在負載電(dian)容為60pF的(de)條件(jian)下，工(gong)作頻率可(ke)達5MHz以上。
