一、MOS管驅動電路綜述
在使用(yong)MOS管設計開關電(dian)(dian)源或者(zhe)馬(ma)達驅動電(dian)(dian)路的(de)時候，大(da)部分(fen)人都會(hui)考慮MOS的(de)導通電(dian)(dian)阻，最大(da)電(dian)(dian)壓等(deng)，最大(da)電(dian)(dian)流等(deng)，也(ye)(ye)有很多(duo)人僅僅考慮這(zhe)些因素。這(zhe)樣的(de)電(dian)(dian)路也(ye)(ye)許是(shi)可以(yi)工(gong)作的(de)，但(dan)并不(bu)是(shi)優秀的(de)，作為正式的(de)產品設計也(ye)(ye)是(shi)不(bu)允許的(de)。
1、MOS管種類(lei)和結構
MOSFET管是FET的一(yi)種(zhong)(zhong)（另一(yi)種(zhong)(zhong)是JFET），可以被制造成增強(qiang)型或(huo)耗盡型，P溝道(dao)或(huo)N溝道(dao)共4種(zhong)(zhong)類型，但實際(ji)應用的只有增強(qiang)型的N溝道(dao)MOS管和增強(qiang)型的P溝道(dao)MOS管，所以通(tong)常提到NMOS，或(huo)者PMOS指的就是這兩種(zhong)(zhong)。
至于為什么不使用耗(hao)盡(jin)型(xing)的MOS管，不建(jian)議刨根問底。
對于這兩種(zhong)增(zeng)強型MOS管(guan)，比較(jiao)常用的是NMOS。原因是導通電阻小，且容易(yi)制造。所以(yi)開關電源和馬達驅動(dong)的應(ying)用中(zhong)，一般都用NMOS。下面的介紹中(zhong)，也多以(yi)NMOS為(wei)主。
MOS管(guan)的(de)三(san)個管(guan)腳之間有寄生(sheng)(sheng)(sheng)電容存在，這不是(shi)我們需要的(de)，而(er)是(shi)由于制造工藝限(xian)制產生(sheng)(sheng)(sheng)的(de)。寄生(sheng)(sheng)(sheng)電容的(de)存在使(shi)得在設計或選擇驅動電路的(de)時候要麻(ma)煩一(yi)些，但(dan)沒(mei)有辦法避免，后邊(bian)再詳(xiang)細(xi)介紹。
在(zai)(zai)MOS管(guan)原(yuan)理圖上可以看到(dao)，漏極(ji)(ji)(ji)和(he)源(yuan)極(ji)(ji)(ji)之(zhi)間有一(yi)個(ge)寄(ji)生(sheng)二極(ji)(ji)(ji)管(guan)。這個(ge)叫體(ti)二極(ji)(ji)(ji)管(guan)，在(zai)(zai)驅(qu)動感(gan)性負載(zai)（如馬達），這個(ge)二極(ji)(ji)(ji)管(guan)很重要。順便(bian)說一(yi)句(ju)，體(ti)二極(ji)(ji)(ji)管(guan)只在(zai)(zai)單(dan)個(ge)的MOS管(guan)中存在(zai)(zai)，在(zai)(zai)集成電路芯(xin)片內部通常是沒(mei)有的。
2、MOS管導通特性(xing)
導通的意思是作為開關，相當(dang)于(yu)開關閉合。
NMOS的特性，Vgs大(da)于(yu)一定的值就會導通，適合用于(yu)源極接地時的情(qing)況（低(di)端(duan)驅動），只要(yao)柵(zha)極電(dian)壓達到4V或10V就可(ke)以了。
PMOS的(de)特性，Vgs小于(yu)(yu)一定的(de)值就會導(dao)通(tong)，適合(he)用(yong)于(yu)(yu)源(yuan)極接VCC時的(de)情況（高端驅動）。但是，雖然PMOS可以很方便地(di)用(yong)作(zuo)高端驅動，但由(you)于(yu)(yu)導(dao)通(tong)電阻大，價(jia)格貴，替換(huan)種類少等原因，在高端驅動中，通(tong)常還是使用(yong)NMOS。
3、MOS開(kai)關管損失
不管是NMOS還是PMOS，導(dao)(dao)通后都有導(dao)(dao)通電(dian)阻(zu)存在(zai)，這樣電(dian)流就會在(zai)這個電(dian)阻(zu)上(shang)消耗能(neng)量(liang)，這部分消耗的能(neng)量(liang)叫做導(dao)(dao)通損(sun)耗。選(xuan)擇(ze)導(dao)(dao)通電(dian)阻(zu)小的MOS管會減小導(dao)(dao)通損(sun)耗。現在(zai)的小功率MOS管導(dao)(dao)通電(dian)阻(zu)一般在(zai)幾十毫(hao)(hao)歐(ou)左右，幾毫(hao)(hao)歐(ou)的也有。
MOS在導(dao)通(tong)和(he)截止的時候，一定不是在瞬間完(wan)成的。MOS兩端的電(dian)壓(ya)(ya)有一個下降(jiang)的過(guo)(guo)程，流過(guo)(guo)的電(dian)流有一個上(shang)升的過(guo)(guo)程，在這段時間內(nei)，MOS管(guan)的損(sun)失(shi)(shi)(shi)是電(dian)壓(ya)(ya)和(he)電(dian)流的乘積，叫(jiao)做開關(guan)損(sun)失(shi)(shi)(shi)。通(tong)常開關(guan)損(sun)失(shi)(shi)(shi)比導(dao)通(tong)損(sun)失(shi)(shi)(shi)大得多，而且(qie)開關(guan)頻率越快，損(sun)失(shi)(shi)(shi)也(ye)越大。
導(dao)通瞬間電壓(ya)和(he)電流(liu)的(de)乘積很(hen)大(da)，造成的(de)損(sun)失(shi)也就(jiu)很(hen)大(da)。縮短開關時(shi)(shi)間，可以(yi)減(jian)小(xiao)每次(ci)導(dao)通時(shi)(shi)的(de)損(sun)失(shi)；降(jiang)低(di)開關頻率，可以(yi)減(jian)小(xiao)單位(wei)時(shi)(shi)間內的(de)開關次(ci)數。這兩種辦法都可以(yi)減(jian)小(xiao)開關損(sun)失(shi)。
4、MOS管驅(qu)動(dong)
跟雙極性晶體管(guan)相比，一(yi)(yi)般認為使MOS管(guan)導通不(bu)需(xu)要(yao)電流，只要(yao)GS電壓高于一(yi)(yi)定(ding)的值，就(jiu)可以了。這個很容易做到，但(dan)是，我(wo)們還需(xu)要(yao)速(su)度。
在(zai)MOS管(guan)(guan)的(de)(de)結(jie)構中可以看到，在(zai)GS，GD之間存在(zai)寄(ji)生電容(rong)，而MOS管(guan)(guan)的(de)(de)驅動(dong)，實(shi)際(ji)上就是對(dui)(dui)電容(rong)的(de)(de)充(chong)(chong)放電。對(dui)(dui)電容(rong)的(de)(de)充(chong)(chong)電需要一(yi)個電流(liu)，因為對(dui)(dui)電容(rong)充(chong)(chong)電瞬(shun)間可以把電容(rong)看成(cheng)短(duan)路，所以瞬(shun)間電流(liu)會(hui)比較(jiao)大(da)。選(xuan)擇/設計MOS管(guan)(guan)驅動(dong)時第一(yi)要注意的(de)(de)是可提供瞬(shun)間短(duan)路電流(liu)的(de)(de)大(da)小(xiao)。
第二注意的是(shi)，普遍(bian)用于高(gao)端驅(qu)(qu)動(dong)(dong)的NMOS，導通時需要(yao)是(shi)柵極(ji)(ji)電(dian)壓(ya)(ya)大于源極(ji)(ji)電(dian)壓(ya)(ya)。而高(gao)端驅(qu)(qu)動(dong)(dong)的MOS管(guan)導通時源極(ji)(ji)電(dian)壓(ya)(ya)與漏(lou)極(ji)(ji)電(dian)壓(ya)(ya)（VCC）相同(tong)，所以這時柵極(ji)(ji)電(dian)壓(ya)(ya)要(yao)比(bi)VCC大4V或10V。如果在同(tong)一個(ge)系統里，要(yao)得到(dao)比(bi)VCC大的電(dian)壓(ya)(ya)，就要(yao)專門(men)的升壓(ya)(ya)電(dian)路(lu)(lu)了。很多馬達驅(qu)(qu)動(dong)(dong)器都集成了電(dian)荷泵，要(yao)注意的是(shi)應該選擇合適的外接電(dian)容(rong)，以得到(dao)足夠的短路(lu)(lu)電(dian)流去驅(qu)(qu)動(dong)(dong)MOS管(guan)。
上(shang)邊(bian)說的(de)4V或10V是常用(yong)的(de)MOS管(guan)的(de)導(dao)通電(dian)(dian)(dian)壓(ya)，設計時(shi)當然需要有(you)一定的(de)余量。而且電(dian)(dian)(dian)壓(ya)越(yue)高，導(dao)通速度(du)越(yue)快，導(dao)通電(dian)(dian)(dian)阻也越(yue)小。現(xian)在(zai)也有(you)導(dao)通電(dian)(dian)(dian)壓(ya)更(geng)小的(de)MOS管(guan)用(yong)在(zai)不同的(de)領(ling)域(yu)里，但在(zai)12V汽車電(dian)(dian)(dian)子系(xi)統(tong)里，一般4V導(dao)通就夠(gou)用(yong)了。
MOS管(guan)的(de)驅(qu)動電路及其損(sun)失，可以(yi)(yi)參考Microchip公司的(de)AN799 Matching MOSFET Drivers to MOSFETs。講述得很(hen)詳細，所(suo)以(yi)(yi)不打算多寫了。
5、MOS管應用電路(lu)
MOS管最顯著(zhu)的(de)特(te)性是開關特(te)性好，所以被廣(guang)泛應用在需要電(dian)子(zi)開關的(de)電(dian)路中，常見(jian)的(de)如開關電(dian)源和馬達驅動，也(ye)有照明調光(guang)。
二、現在的MOS驅動，有幾個特別的應用
1、低壓應(ying)用
當(dang)使用(yong)(yong)5V電(dian)(dian)源，這(zhe)時(shi)(shi)候(hou)如果使用(yong)(yong)傳統的(de)(de)圖(tu)騰柱結(jie)構，由(you)于三極管的(de)(de)be有0.7V左右的(de)(de)壓降，導致實際最終加在(zai)gate上的(de)(de)電(dian)(dian)壓只(zhi)有4.3V。這(zhe)時(shi)(shi)候(hou)，我們(men)選(xuan)用(yong)(yong)標稱gate電(dian)(dian)壓4.5V的(de)(de)MOS管就(jiu)存(cun)在(zai)一(yi)定(ding)的(de)(de)風險(xian)。
同樣的問題也發(fa)生在使用3V或者其他(ta)低壓電源的場合。
2、寬電壓應用
輸入電(dian)壓并不是(shi)一個固(gu)定值，它會隨著時間(jian)或者其他因素而變(bian)動。這個變(bian)動導致PWM電(dian)路(lu)提供給MOS管的驅動電(dian)壓是(shi)不穩定的。
為了讓MOS管(guan)在高gate電壓(ya)(ya)下安全(quan)，很多MOS管(guan)內置(zhi)了穩壓(ya)(ya)管(guan)強行限(xian)制gate電壓(ya)(ya)的(de)幅值。在這種情(qing)況下，當提供的(de)驅動電壓(ya)(ya)超過穩壓(ya)(ya)管(guan)的(de)電壓(ya)(ya)，就會引起較大(da)的(de)靜態功耗。
同時，如果簡單的用電(dian)(dian)阻(zu)分壓的原理降低gate電(dian)(dian)壓，就(jiu)會出現(xian)輸(shu)入電(dian)(dian)壓比較(jiao)高的時候，MOS管工(gong)作良好，而(er)輸(shu)入電(dian)(dian)壓降低的時候gate電(dian)(dian)壓不(bu)足，引起(qi)導(dao)通不(bu)夠徹底(di)，從而(er)增加功耗。
3、雙電壓應用
在一些控制電(dian)路中(zhong)，邏輯部分使(shi)用(yong)典型的5V或者3.3V數(shu)字電(dian)壓，而(er)功率(lv)部分使(shi)用(yong)12V甚至更高的電(dian)壓。兩(liang)個電(dian)壓采用(yong)共(gong)地方式連(lian)接(jie)。
這就提出一個要(yao)求(qiu)，需要(yao)使用一個電路，讓低壓側能夠有效(xiao)的(de)控制高(gao)壓側的(de)MOS管(guan)，同(tong)時高(gao)壓側的(de)MOS管(guan)也同(tong)樣會面對1和2中提到(dao)的(de)問題。
在這三種情況下(xia)，圖騰柱結(jie)構(gou)無法(fa)滿足輸(shu)出(chu)要求，而很多現成的(de)MOS驅動IC，似乎也沒有包含gate電壓(ya)限制的(de)結(jie)構(gou)。
三、相對通用的電路
電路圖如下：
圖1 用于NMOS的驅動電路
圖2 用于PMOS的驅動電路
這里只針對NMOS驅動(dong)電路(lu)做一個簡單分析：
Vl和(he)Vh分別是低端和(he)高端的(de)(de)電(dian)源，兩個電(dian)壓可以(yi)是相同(tong)的(de)(de)，但是Vl不應該超過Vh。
Q1和Q2組成了(le)一個反置的(de)圖騰柱，用(yong)來(lai)實現(xian)隔離，同(tong)時(shi)確保兩只驅動管(guan)Q3和Q4不會(hui)同(tong)時(shi)導通。
R2和R3提供了PWM電(dian)壓基準(zhun)，通過(guo)改變這個(ge)基準(zhun)，可以讓(rang)電(dian)路(lu)工作在PWM信號波形比較陡直的位置。
Q3和Q4用來(lai)提供驅(qu)動電(dian)流，由于導通的時候(hou)，Q3和Q4相(xiang)對Vh和GND最低(di)都只有一個Vce的壓(ya)降，這(zhe)個壓(ya)降通常只有0.3V左右，大(da)大(da)低(di)于0.7V的Vce。
R5和R6是反(fan)饋電(dian)阻，用(yong)于對gate電(dian)壓(ya)進行采樣，采樣后的(de)電(dian)壓(ya)通過Q5對Q1和Q2的(de)基極產生(sheng)一(yi)個(ge)(ge)強烈的(de)負反(fan)饋，從(cong)而把gate電(dian)壓(ya)限(xian)制在一(yi)個(ge)(ge)有限(xian)的(de)數值(zhi)。這個(ge)(ge)數值(zhi)可以(yi)通過R5和R6來調(diao)節。
最后，R1提供了對Q3和Q4的(de)(de)(de)基(ji)極電流限制，R4提供了對MOS管的(de)(de)(de)gate電流限制，也就(jiu)是Q3和Q4的(de)(de)(de)Ice的(de)(de)(de)限制。必要(yao)的(de)(de)(de)時候可以在R4上面(mian)并聯(lian)加速電容(rong)。
這個電路提供了如(ru)下(xia)的特性(xing)：
1，用低端電壓和PWM驅(qu)動高端MOS管。
2，用小幅度的(de)(de)PWM信號(hao)驅動高gate電壓需求的(de)(de)MOS管。
3，gate電壓的峰值限制
4，輸(shu)入和輸(shu)出的電(dian)流限制
5，通過使用(yong)合適的電阻，可以達到很低的功(gong)耗。
6，PWM信號反(fan)相。NMOS并不需要這個特(te)性，可(ke)以通過(guo)前(qian)置一個反(fan)相器來解決。
在(zai)設(she)(she)計便攜式(shi)設(she)(she)備和(he)無線產(chan)品(pin)時(shi)，提高(gao)產(chan)品(pin)性能、延長電(dian)池工作時(shi)間是設(she)(she)計人員需要面對的兩個問題(ti)。DC-DC轉換器具(ju)有效率高(gao)、輸出電(dian)流(liu)大、靜(jing)態電(dian)流(liu)小等優點，非常適用于為便攜式(shi)設(she)(she)備供電(dian)。目(mu)前DC-DC轉換器設(she)(she)計技(ji)術發展主(zhu)要趨勢有：
（1）高頻(pin)(pin)化技(ji)術：隨(sui)著開(kai)關(guan)頻(pin)(pin)率的(de)提高，開(kai)關(guan)變換(huan)(huan)器的(de)體(ti)積也(ye)(ye)隨(sui)之減(jian)小(xiao)，功率密(mi)度也(ye)(ye)得到大幅提升(sheng)，動態響應得到改(gai)善。小(xiao)功率DC-DC轉換(huan)(huan)器的(de)開(kai)關(guan)頻(pin)(pin)率將上升(sheng)到兆赫級。
（2）低(di)輸出電(dian)(dian)壓(ya)技術：隨著半導(dao)體制(zhi)造技術的不斷發展，微處理器(qi)和便(bian)攜(xie)式電(dian)(dian)子設備(bei)(bei)的工(gong)作(zuo)電(dian)(dian)壓(ya)越來(lai)越低(di)，這(zhe)就要求未來(lai)的DC-DC變換器(qi)能夠提供低(di)輸出電(dian)(dian)壓(ya)以適應微處理器(qi)和便(bian)攜(xie)式電(dian)(dian)子設備(bei)(bei)的要求。
這(zhe)些技術(shu)的(de)(de)(de)(de)(de)(de)(de)(de)發展對電(dian)(dian)源芯(xin)片電(dian)(dian)路的(de)(de)(de)(de)(de)(de)(de)(de)設(she)計(ji)提(ti)出了更高(gao)的(de)(de)(de)(de)(de)(de)(de)(de)要(yao)求。首先(xian)，隨著開(kai)(kai)(kai)關(guan)(guan)頻(pin)率(lv)的(de)(de)(de)(de)(de)(de)(de)(de)不斷提(ti)高(gao)，對于(yu)開(kai)(kai)(kai)關(guan)(guan)元件的(de)(de)(de)(de)(de)(de)(de)(de)性能提(ti)出了很高(gao)的(de)(de)(de)(de)(de)(de)(de)(de)要(yao)求，同時必須具有相應(ying)的(de)(de)(de)(de)(de)(de)(de)(de)開(kai)(kai)(kai)關(guan)(guan)元件驅動電(dian)(dian)路以保證開(kai)(kai)(kai)關(guan)(guan)元件在高(gao)達兆(zhao)赫級(ji)的(de)(de)(de)(de)(de)(de)(de)(de)開(kai)(kai)(kai)關(guan)(guan)頻(pin)率(lv)下正常工作(zuo)。其次，對于(yu)電(dian)(dian)池供電(dian)(dian)的(de)(de)(de)(de)(de)(de)(de)(de)便攜式(shi)電(dian)(dian)子設(she)備來(lai)說(shuo)，電(dian)(dian)路的(de)(de)(de)(de)(de)(de)(de)(de)工作(zuo)電(dian)(dian)壓(ya)低(di)（以鋰電(dian)(dian)池為例(li)，工作(zuo)電(dian)(dian)壓(ya)2.5～3.6V），因此，電(dian)(dian)源芯(xin)片的(de)(de)(de)(de)(de)(de)(de)(de)工作(zuo)電(dian)(dian)壓(ya)較(jiao)低(di)。
MOS管(guan)(guan)具有很低(di)的(de)導通電(dian)阻，消耗(hao)能量(liang)較(jiao)低(di)，在目前(qian)流行的(de)高效DC－DC芯片中(zhong)多采用MOS管(guan)(guan)作為功率(lv)開關(guan)。但是由(you)于MOS管(guan)(guan)的(de)寄生電(dian)容大，一(yi)般情況(kuang)下(xia)NMOS開關(guan)管(guan)(guan)的(de)柵(zha)極(ji)電(dian)容高達幾十皮法。這對于設計高工作頻率(lv)DC－DC轉(zhuan)換(huan)器(qi)開關(guan)管(guan)(guan)驅動電(dian)路的(de)設計提出了更(geng)高的(de)要求。
在低電(dian)(dian)壓(ya)ULSI設(she)計中有多種CMOS、BiCMOS采(cai)用(yong)自舉(ju)升壓(ya)結構(gou)的(de)邏輯(ji)電(dian)(dian)路(lu)(lu)和作(zuo)為(wei)大(da)容性負(fu)載(zai)(zai)的(de)驅動電(dian)(dian)路(lu)(lu)。這些(xie)電(dian)(dian)路(lu)(lu)能夠(gou)在低于(yu)1V電(dian)(dian)壓(ya)供(gong)電(dian)(dian)條(tiao)件下正常(chang)工(gong)(gong)作(zuo)，并(bing)且(qie)能夠(gou)在負(fu)載(zai)(zai)電(dian)(dian)容1～2pF的(de)條(tiao)件下工(gong)(gong)作(zuo)頻(pin)率(lv)能夠(gou)達到(dao)幾十兆甚至上(shang)百兆赫茲。本文正是采(cai)用(yong)了自舉(ju)升壓(ya)電(dian)(dian)路(lu)(lu)，設(she)計了一種具有大(da)負(fu)載(zai)(zai)電(dian)(dian)容驅動能力的(de)，適合(he)于(yu)低電(dian)(dian)壓(ya)、高開關(guan)頻(pin)率(lv)升壓(ya)型DC－DC轉換器的(de)驅動電(dian)(dian)路(lu)(lu)。電(dian)(dian)路(lu)(lu)基于(yu)Samsung AHP615 BiCMOS工(gong)(gong)藝設(she)計并(bing)經過Hspice仿真驗證(zheng)，在供(gong)電(dian)(dian)電(dian)(dian)壓(ya)1.5V ，負(fu)載(zai)(zai)電(dian)(dian)容為(wei)60pF時，工(gong)(gong)作(zuo)頻(pin)率(lv)能夠(gou)達到(dao)5MHz以上(shang)。
自舉升壓電路
自舉升壓(ya)電(dian)路的(de)原(yuan)(yuan)理圖如圖1所示(shi)。所謂的(de)自舉升壓(ya)原(yuan)(yuan)理就是，在輸(shu)入端(duan)IN輸(shu)入一(yi)個(ge)方波信(xin)號(hao)，利用電(dian)容(rong)Cboot將A點(dian)電(dian)壓(ya)抬升至(zhi)高(gao)于(yu)VDD的(de)電(dian)平，這樣(yang)就可以在B端(duan)輸(shu)出一(yi)個(ge)與輸(shu)入信(xin)號(hao)反(fan)相，且高(gao)電(dian)平高(gao)于(yu)VDD的(de)方波信(xin)號(hao)。具(ju)體工作原(yuan)(yuan)理如下。
當(dang)VIN為(wei)高電(dian)(dian)平(ping)時(shi)(shi)，NMOS管N1導通，PMOS管P1截止(zhi)，C點(dian)電(dian)(dian)位為(wei)低電(dian)(dian)平(ping)。同時(shi)(shi)N2導通，P2的柵(zha)極電(dian)(dian)位為(wei)低電(dian)(dian)平(ping)，則P2導通。這(zhe)就使(shi)得此時(shi)(shi)A點(dian)電(dian)(dian)位約為(wei)VDD，電(dian)(dian)容Cboot兩端電(dian)(dian)壓UC≈VDD。由(you)于(yu)N3導通，P4截止(zhi)，所以B點(dian)的電(dian)(dian)位為(wei)低電(dian)(dian)平(ping)。這(zhe)段時(shi)(shi)間稱為(wei)預充電(dian)(dian)周期(qi)。
當VIN變為(wei)(wei)低電(dian)(dian)平(ping)時(shi)，NMOS管(guan)N1截(jie)止，PMOS管(guan)P1導通，C點電(dian)(dian)位(wei)為(wei)(wei)高(gao)電(dian)(dian)平(ping)，約(yue)為(wei)(wei)VDD。同時(shi)N2、N3截(jie)止，P3導通。這使(shi)得P2的(de)柵極電(dian)(dian)位(wei)升高(gao)，P2截(jie)止。此(ci)時(shi)A點電(dian)(dian)位(wei)等于C點電(dian)(dian)位(wei)加(jia)上電(dian)(dian)容Cboot兩端電(dian)(dian)壓，約(yue)為(wei)(wei)2VDD。而且P4導通，因此(ci)B點輸(shu)出(chu)高(gao)電(dian)(dian)平(ping)，且高(gao)于VDD。這段(duan)時(shi)間稱為(wei)(wei)自舉升壓周期(qi)。
實際上，B點電(dian)(dian)位與(yu)負載電(dian)(dian)容和電(dian)(dian)容Cboot的大小(xiao)有關(guan)(guan)，可以根據設計(ji)需要調整。具(ju)(ju)體關(guan)(guan)系(xi)將在介(jie)紹(shao)電(dian)(dian)路具(ju)(ju)體設計(ji)時詳(xiang)細討論。在圖2中(zhong)給出了輸入端(duan)IN電(dian)(dian)位與(yu)A、B兩點電(dian)(dian)位關(guan)(guan)系(xi)的示意圖。
圖(tu)(tu)(tu)3中(zhong)給出了驅動(dong)電(dian)(dian)路(lu)的電(dian)(dian)路(lu)圖(tu)(tu)(tu)。驅動(dong)電(dian)(dian)路(lu)采用Totem輸出結構(gou)設計，上拉(la)驅動(dong)管(guan)為NMOS管(guan)N4、晶體管(guan)Q1和PMOS管(guan)P5。下拉(la)驅動(dong)管(guan)為NMOS管(guan)N5。圖(tu)(tu)(tu)中(zhong)CL為負載電(dian)(dian)容，Cpar為B點的寄生電(dian)(dian)容。虛線框內的電(dian)(dian)路(lu)為自舉(ju)升壓電(dian)(dian)路(lu)。
本驅(qu)動(dong)電(dian)路(lu)的設(she)計思想是，利用(yong)自(zi)舉升(sheng)壓結構將上(shang)拉(la)驅(qu)動(dong)管(guan)N4的柵極（B點）電(dian)位抬升(sheng)，使得UB>VDD+VTH ，則NMOS管(guan)N4工作(zuo)在(zai)線性區，使得VDSN4 大(da)大(da)減小(xiao)，最(zui)終可以實現(xian)驅(qu)動(dong)輸(shu)出(chu)高電(dian)平達到VDD。而在(zai)輸(shu)出(chu)低(di)(di)電(dian)平時，下(xia)拉(la)驅(qu)動(dong)管(guan)本身就工作(zuo)在(zai)線性區，可以保證輸(shu)出(chu)低(di)(di)電(dian)平位GND。因(yin)此無需增(zeng)加自(zi)舉電(dian)路(lu)也能達到設(she)計要(yao)求。
考慮到(dao)(dao)此(ci)驅動電路應用于升壓(ya)型DC－DC轉換器的開關管驅動，負載電容CL很(hen)大，一(yi)般能達(da)到(dao)(dao)幾十皮法，還(huan)需要進一(yi)步(bu)增(zeng)加(jia)輸(shu)出電流(liu)(liu)能力，因此(ci)增(zeng)加(jia)了晶體(ti)管Q1作為上拉驅動管。這樣在輸(shu)入端(duan)由高電平變(bian)為低電平時(shi)，Q1導通，由N4、Q1同時(shi)提(ti)供電流(liu)(liu)，OUT端(duan)電位迅(xun)速(su)上升，當OUT端(duan)電位上升到(dao)(dao)VDD－VBE時(shi)，Q1截止(zhi)，N4繼續提(ti)供電流(liu)(liu)對負載電容充電，直到(dao)(dao)OUT端(duan)電壓(ya)達(da)到(dao)(dao)VDD。
在(zai)OUT端(duan)為高電(dian)(dian)平(ping)期間，A點電(dian)(dian)位(wei)(wei)會由于電(dian)(dian)容Cboot 上(shang)的(de)電(dian)(dian)荷泄漏等原因而下降(jiang)。這(zhe)會使得(de)B點電(dian)(dian)位(wei)(wei)下降(jiang)，N4的(de)導通(tong)性下降(jiang)。同時由于同樣的(de)原因，OUT端(duan)電(dian)(dian)位(wei)(wei)也會有所下降(jiang)，使輸出高電(dian)(dian)平(ping)不(bu)能保持(chi)在(zai)VDD。為了防止這(zhe)種現象的(de)出現，又增加(jia)了PMOS管P5作為上(shang)拉驅動管，用(yong)來補充OUT端(duan)CL的(de)泄漏電(dian)(dian)荷，維持(chi)OUT端(duan)在(zai)整個導通(tong)周期內為高電(dian)(dian)平(ping)。
驅動電路的傳輸特性瞬態響應在圖4中給出。其中（a）為上升沿瞬態響應，（b）為下降沿瞬態響應。從圖4中可以看出，驅動電路上升沿明顯分為了三個部分，分別對應三個上拉驅動管起主導作用的時期。1階段為Q1、N4共同作用，輸出電壓迅速抬升，2階段為N4起主導作，使輸出電平達到VDD，3階段為P5起主導作用，維持輸出高電平為VDD。而且還可以縮短上升時間，下降時間滿足工作頻率在兆赫茲級以上的要求。
需要注意的問題及仿真結果
電容Cboot的大小的確定
Cboot的最小值可以按照以下方法確定。在預充電周期內，電容Cboot 上的電荷為VDDCboot 。在A點的寄生電容（計為CA）上的電荷為VDDCA。因此在預充電周期內，A點的總電荷為
Q_{A1}=V_{DD}C_{boot}+V_{DD}C_{A} （1）
B點電位為GND，因此在B點的寄生電容Cpar上的電荷為0。
在自舉升壓周期，為了使OUT端電壓達到VDD，B點電位最低為VB＝VDD+Vthn。因此在B點的寄生電容Cpar上的電荷為
Q_{B}=(V_{DD}+V_{thn})Cpar （2）
忽略MOS管P4源漏兩端壓降，此時Cboot上的電荷為VthnCboot ，A點寄生電容CA的電荷為（VDD+Vthn）CA。A點的總電荷為
QA2=V_{thn}C_{BOOT}+(V_{DD}+V_{thn})C_{A} （3）
同時根據電荷守恒又有
Q_{B}=Q_{A}-Q_{A2} （4）
綜合式（1）～（4）可得
C_{boot}=frac{V_{DD}+V_{thn}}{v_{DD}-v_{thn}}Cpar+frac{v_{thn}}{v_{DD}-v_{thn}}C_{A}=frac{V_{B}}{v_{DD}-v_{thn}}Cpar+frac{V_{thn}}{v_{DD}-v_{thn}}C_{A} （5）
從式（5）中可以看出，Cboot隨輸入電壓變小而變大，并且隨B點電壓VB變大而變大。而B點電壓直接影響N4的導通電阻，也就影響驅動電路的上升時間。因此在實際設計時，Cboot的取值要大于式（5）的計算結果，這樣可以提高B點電壓，降低N4導通電阻，減小驅動電路的上升時間。
P2、P4的尺寸問題
將公式（5）重新整理后得：
V_{B}=({V_{DD}-V_{thn})frac{C_{boot}}{Cpar}-V_{thn}frac{C_{A}}{Cpar} （6）
從式（6）中可以看出在自舉升壓周期內， A、B兩點的寄生電容使得B點電位降低。在實際設計時為了得到合適的B點電位，除了增加Cboot大小外，要盡量減小A、B兩點的寄生電容。 在設計時，預充電PMOS管P2的尺寸盡可能的取小，以減小寄生電容CA。而對于B點的寄生電容Cpar來說，主要是上拉驅動管N4的柵極寄生電容，MOS管P4、N3的源漏極寄生電容只占一小部分。我們在前面的分析中忽略了P4的源漏電壓，因此設計時就要盡量的加大P4的寬長比，使其在自舉升壓周期內的源漏電壓很小可以忽略。但是P4的尺寸以不能太大，要保證P4的源極寄生電容遠遠小于上拉驅動管N4的柵極寄生電容。
阱電位問題
如圖3所示，PMOS器件P2、P3、P4的N-well連接到了自舉升壓節點A上。這樣做的目的是，在自舉升壓周期內，防止他們的源/漏--阱結導通。而且這還可以防止在源/漏--阱正偏時產生由寄生SRC引起的閂鎖現象。
上拉驅動管N4的阱偏置電位要接到它的源極，最好不要直接接地。這樣做的目的是消除襯底偏置效應對N4的影響。
Hspice仿真驗證結果
驅動電路基于Samsung AHP615 BiCMOS工藝設計并經過Hspice仿真驗證。在表1中給出了電路在不同工作電壓、不同負載條件下的上升時間tr和下降時間tf 的仿真結果。在圖5中給了電路工作在輸入電壓1.5V、工作頻率為5MHz、負載電容60pF條件下的輸出波形。
結合表1和圖5可(ke)以看出，此驅(qu)動(dong)電(dian)(dian)路(lu)能夠在工作(zuo)電(dian)(dian)壓為1.5V，工作(zuo)頻率為5MHz，并且負載電(dian)(dian)容高達60pF的條件下正常(chang)工作(zuo)。它(ta)可(ke)以應用于低電(dian)(dian)壓、高工作(zuo)頻率的DC－DC轉換器中(zhong)作(zuo)為開關(guan)管的驅(qu)動(dong)電(dian)(dian)路(lu)。
結(jie)論
本(ben)文采(cai)用自舉(ju)升壓電路，設計了一種BiCMOS Totem結(jie)構的(de)驅動(dong)電路。該電路基(ji)于Samsung AHP615 BiCMOS工(gong)藝設計，可(ke)在(zai)(zai)1.5V電壓供電條件下正(zheng)常工(gong)作，而(er)且在(zai)(zai)負(fu)載(zai)電容為60pF的(de)條件下，工(gong)作頻率可(ke)達5MHz以上。
